Пакунок: yosys-doc (0.33-5)

[ Source: yosys  ]

Framework for Verilog RTL synthesis (documentation)

Yosys is a framework for Verilog RTL synthesis. It currently has extensive Verilog-2005 support and provides a basic set of synthesis algorithms for various application domains.

Yosys can be adapted to perform any synthesis job by combining the existing passes (algorithms) using synthesis scripts and adding additional passes as needed by extending the yosys C++ code base.

This package contains the manual.

Інші пакунки пов'язані з yosys-doc

• sug: yosys

  Framework for Verilog RTL synthesis

Завантажити yosys-doc

Завантаження для всіх доступних архітектур

Архітектура	Розмір пакунка	Розмір після встановлення	Файли
all	2,001.7 kB	2,184.0 kB	[список файлів]