toutes les options
wheezy  ] [  jessie  ] [  stretch  ] [  sid  ]
[ Paquet source : verilator  ]

Paquet : verilator (3.833-1)

Liens pour verilator


Ressources Debian :

Télécharger le paquet source verilator :

Responsables :

Ressources externes :

Paquets similaires :

fast free Verilog simulator

Verilator is the fastest free Verilog HDL simulator, and beats many commercial simulators. It compiles synthesizable Verilog (not test-bench code!), plus some PSL, SystemVerilog and Synthesis assertions into C++ or SystemC code. It is designed for large projects where fast simulation performance is of primary concern, and is especially well suited to generate executable models of CPUs for embedded software design teams.

Étiquettes: Domaine: Électronique, Mis en œuvre en: C++, implemented-in::perl, interface::commandline, Rôle: Programme, But: Simulation

Autres paquets associés à verilator

  • dépendances
  • recommandations
  • suggestions
  • enhances

Télécharger verilator

Télécharger pour toutes les architectures proposées
Architecture Taille du paquet Espace occupé une fois installé Fichiers
i386 2 854,7 ko7 633,0 ko [liste des fichiers]