Paquet : covered-doc (0.7.10-7)

[ Paquet source : covered  ]

outil d’analyse de couverture de code Verilog – documentation

Covered est un utilitaire de couverture de code Verilog qui lit une conception Verilog et un fichier généré de vidage VCD/LXT, et crée un fichier de couverture pouvant être fusionné avec d’autres fichiers ou utilisé pour générer un rapport de couverture. Covered fournit aussi un utilitaire graphique de rapport de couverture qui lit dans un fichier de couverture pour permettre une exploration interactive de couverture. Les domaines de couverture mesurés par Covered sont la couverture de lignes, de bascules, de mémoires, de logique combinatoire, les transitions d’état à état de machine à états fines et les assertions.

Ce paquet fournit la documentation.

Étiquettes: Rôle: Documentation

Télécharger covered-doc

Télécharger pour toutes les architectures proposées

Architecture	Taille du paquet	Espace occupé une fois installé	Fichiers
all	1 650,5 ko	2 440,0 ko	[liste des fichiers]