Paquet : yosys-dev (0.8-1)

[ Paquet source : yosys  ]

cadriciel pour la synthèse RTL Verilog — fichiers de développement

Yosys est un environnement pour la synthèse RTL Verilog. Il prend actuellement en charge Verilog-2005 et fournit un ensemble basique d'algorithmes de synthèse pour divers domaines d'application.

Yosys peut être adapté pour réaliser tout travail de synthèse en combinant les passages existants (algorithmes) en utilisant des scripts de synthèse et en ajoutant des passages, selon les besoins, en étendant la base codée en C++ de yosys.

Ce paquet fournit les en-têtes et les programmes requis pour construire des greffons yosys.

Télécharger yosys-dev

Télécharger pour toutes les architectures proposées

Architecture	Taille du paquet	Espace occupé une fois installé	Fichiers
amd64	56,9 ko	312,0 ko	[liste des fichiers]
arm64	56,9 ko	312,0 ko	[liste des fichiers]
armhf	56,9 ko	312,0 ko	[liste des fichiers]
i386	56,9 ko	312,0 ko	[liste des fichiers]